在首尔举行的国际存储器技术研讨会上，日本内存制造商铠侠（Kioxia）公布了3D NAND闪存发展蓝图，目标2027年实现1000层堆叠。

3D NAND闪存的层数从2014年的24层增加到2022年的238层，在8年内增长了10倍。去年，SK Hynix甚至展示了321层1 Tb TLC 4D NAND芯片样品。在铠侠看来，以每年1.33倍的速度增长，到2027年达到1000层的水平是可能的。

利用3D NAND实现更高密度并不仅仅是在芯片上增加层数。每一层都需要一个外露的边缘来实现存储单元之间的连接，从而形成一个类似楼梯的芯片外形。因此，随着层数的增加，阶梯结构所消耗的面积也会大幅增加，从而抵消了部分密度的提升。这意味着必须通过垂直和横向缩小单元尺寸来增加密度，并将位级别从今天的TLC（3位/单元）提高到QLC（4位/单元）。

上月，三星曾表示计划2030年之前推出超过1000层的NAND闪存芯片，将引入新型铁电材料应用于NAND闪存芯片的制造上，以实现这一目标。